

Patent Abstracts of Japan

PUBLICATION NUMBER : 62230206 PUBLICATION DATE : 08-10-87


APPLICATION DATE : 31-03-86 APPLICATION NUMBER : 61072895

APPLICANT: TOSHIBA CORP;

INVENTOR: ANPO MASAHARU;

INT.CL. : H03F 3/30 H03F 3/45

TITLE : POWER AMPLIFIER CIRCUIT



ABSTRACT:

PURPOSE: To stabilize the titled circuit by a low idling current by loading a common source transistor (TR) deciding the idling current of an output stage to an output of a differential amplifier in a push-pull output stage drive circuit using the differential amplifier.

CONSTITUTION: When an input is zero, a current I_{201} of a common source TR Q_{201} and a current I_{202} of a constant current source TR Q_{202} are made equal. In this case, the idling currents I_{101} , I_{102} of the output drive TRs are expressed as the division of the W/L ratio of the TR Q_{101} by the W/L ratio of the TR Q_{201} multiplied by the current I_{201} . Thus, the circuit is made stable by using the small idling current with simple constitution.

COPYRIGHT: (C)1987,JPO&Japio

BEST AVAILABLE COPY

THIS PAGE BLANK (USP:0)

⑲ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭62-230206

@Int_Cl.⁴

識別記号

庁内整理番号

匈公開 昭和62年(1987)10月8日

H 03 F 3/30

3/45

7827-5 J A-6628-5 J

審査請求 有 発明の数 1 (全 21 頁)

図発明の名称 電力増幅回路

②特 願 昭61-72895

29出 願 昭61(1986)3月31日

⁶⁰発明者 安保 正治

川崎市幸区小向東芝町1番地 株式会社東芝多摩川工場内

创出 願 人 株式 会社 東芝 川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦 外2名

明細 41

1. 発明の名称

電力增幅回路

2. 特許請求の範囲

(1)第1の電源端と出力端との間に接続さ れた出力駆動用のPチャネルトランジスタと、上 記出力端と第2の電源端との間に接続された出力 駆動用のNチャネルトランジスタと、差動入力信 号を増幅して前記Pチャネルトランジスタおよび Nチャネルトランジスタの各ゲートを別々に直接 または間接的に駆動する差動増幅回路と、前配出 力駆動用のPチャネルトランジスタのゲート。ソ - スにゲート,ソースが各対応して接続され、そ のドレインが前記出力駆動用のNチャネルトラン ジスタのゲートを駆動するための回路の電流路に 接続されたソース接地型のPチャネルトランジス タまたは前配出力駆動用のNチャネルトランジス タのゲート。ソースにゲート。ソースが各対応し て接続され、そのドレインが前記出力駆動用のP チャネルトランジスタのゲートを駆動するための 回路の電流路に接続されたソース接地型の N チャネルトランシスタを具備することを特徴とする電力増幅回路。

(2)前記差動増福回路は2個であり、これ ちはそれぞれ前記出力駆動用のPチャネルトラン ジスタ、Nチャネルトランジスタを直接に駆動す ることを特徴とする前記特許請求の範囲第1項記 載の電力増福回路。

(3)前配差動増幅回路は2個であり、これらはそれぞれカレントミラー回路による駆動回路を介して前配出力駆動用のPチャネルトランジスタを駆動し、前配ソース接地型のトランジスタのドレインを上配カレントミラー回路の電流路または上配差動増幅回路の で流路に接続してなることを特徴とする前配特許 請求の範囲第1項記載の電力増幅回路。

(4)前記差動増幅回路は1個であり、とれ はそれぞれカレントミラー回路による駆動回路を 介して前記出力駆動用のPチャネルトランジスタ、 Nチャネルトランジスタを駆動し、前記ソース接 地型のトランジスタのドレインを上記カレントミラー 回路の電流路に接続してなることを特徴とする前記特許請求の範囲第1項記載の電力増幅回路。

(5)前記差動増幅回路は、Nチャネルの差動増幅対トランジスタを有する第1の差動増幅回路とPチャネルの差動増幅対トランジスタを有する第2の差動増幅回路とを持ち、一方の差動増幅回路の一対の電流出力端に他方の差動増幅回路の一対の電流出力端をカレントミラー回路を介して接続してなることを特徴とする前記特許請求の範囲第4項記載の電力増幅回路。

(6)前配出力駆動用のPチャネルトランジスタのゲート・ソース間および前記出力駆動用のNチャネルトランジスタのゲート・ソース間にそれぞれパワーダウン制御信号によりスイッチ制御されるトランジスタを付加接続してなることを特徴とする前配特許請求の範囲第1項配戦の電力増幅回路。

3. 発明の詳細な説明

〔発明の目的〕

3

動用トランジスタ86の定電流源として前記出力 端OUTと Vss 電源端(接地端)との間に接続されたNチャネルMOSトランジスタであり、その ゲートに前記パイアス電圧 Vsias が与えられている。

上記回路はA級増幅動作を行なうものであり、出力端OUTにたとえば80系スピーカ(図示せず)を直接に接続して最大出力として±2Vの波形を出力するためには、出力端OUTの電流I,またはI,の最大値として±250mAを流す必要がある。また、出力駆動用トランシスタ86がカットオフしたときに出力端OUTの電流I2は定電流源の電流である。なり、空電流源の電流値は250mA以上でなければならない。

しかし、このような A 級増幅器は定常状態における消費電力が非常に大きく、電池電源により動作させることが実用上困難であると共に集積回路チップの発熱が大きくなるので、回路動作の信頼性が低下し易いという問題がある。

一方、特開昭60-38907号公報に開示された

(産業上の利用分野)

本発明は、CMOS(相補性絶縁ゲート型)電力増幅回路に係り、たとえば音声合成用LSIに設けられて直接にスピーカを駆動する場合などに使用される。

(従来の技術)

この種の従来のCMOS電力増幅回路は、第8図に示すような演算増幅器が用いられている。即ち、81・82は差動入力増幅用の差動対をを定しいます。ななで、では、アランジスタであり、そのでは、アランジスタのは、アウンジスタでは、アウンジスタでは、アウンジスタでは、アウンジスタでは、アウンジスタでは、アウンジスタでは、アウンジスタでは、アウンジスタでは、アウンジスタの関係を表する。86は出力が、アウンジスタの関係を表する。87は出力が、アウンジスタの関係を表する。87は上記出力が、アウンジスタの関係を表する。87は上記出力を表する。87は上記出力が、アウンジスタの関係を表する。87は上記出力が、アウンジスタの関係には、アウンジスタのでは、アウンジスのでは、アウンジスタのでは、アウングスタのでは、アウンジスタのでは、アウンジスタのでは、アウングスタのでは、アウンジスタのでは、アウングスタのでは、アウングスタのでは、アウングスタのでは、アウングスタのでは、アウングスタのでは、アウンのでは、アウンのでは、アウンのでは、アウングのでは、アウンのでは、アウンのでは、アウンのでは、アウンのでは、アウンのでは、アウンのではのではなりには、アウンのでは、アウンのでは、アウンのでは、アウンのでは、アウンのでは、アウンのでは、アウンのでは、アウンのでは、アウンのでは、アウンのでは、アウンので

4

CMOS電力増幅回路は、AB級動作を行なうようにし、出力駆動用トランジスタのアイドリング電流を低く抑えるととができるので、消費電力の点で非常に有利である。しかし、次算増報器が3個A1、A2、A3必要であるので、使用題が3個A1、A2、A3必要であるのという問題がある。また、出力電圧Vont がトランジスタの関値電圧Vthn 以下になると、レースの関値電圧Vthn 以下になると、レースの関値電圧Vthn 以下になると、レースの関値である。とか不可能となる。

(発明が解決しようとする問題点)

本発明は上記したような消費電力が大きいとか使用素子数が多くてチップ面積が大きく、出力扱幅が十分にとれないという問題点を解決すべくなされたもので、AB級動作を行なうことで消費電力が小さくて済み、しかも回路構成が簡単で使

用案子数が少なくてチップ面積が小さくて済み、 出力振幅をほぼ電源電圧いっぱいまでとることが 可能な電力増幅回路を提供することを目的とする。

〔発明の構成〕

(問題点を解決するための手段)

(作用)

上記ソース接地型トランジスタとこれにゲー

7

それ差動増幅する第1、第2の差動増幅回路であ り、それぞれの増幅出力は対応して前記Pチャネ ルトランジスタ Qioi、 N チャネルトランジスタ Queのゲートに与えられている。上記第1の差動 増幅回路 Dili1 において、Q, Q, は差動増幅 対をなすNチャネルトランジスタであり、その動 作パイプス電流はゲートにパイプス電圧 VBN が与 えられる定電流源用の Nチャネルトランジスタ Q。 により与えられ、増幅負荷としてカレントミラー 回路を形成するPチャネルトランジスタQ: .Q. が接続されている。また、前記第2の差動増幅回 路 Difl2 は、差動 増幅対をなす P チャネルトラン ジスタQ。。Q。と、その定電流源をなすゲート にパイアス電圧 VBP が与えられた P チャネルトラ ンジスタ Qio と、増幅負荷としてカレントミラー 回路を形成するNチャネルトランジスタQ, .Q。 とからなる。

一方、 P チャネルトランシスタ Qzonは、 そのゲート, ソースが前配出力駆動用の P チャネルトランシスタ Qzon のゲート, ソースに対応して接続さ

ト,ソースが共通接続された一方の出力駆動用トランジスタとの電流比はそれぞれのW/L の比によって定まる。これによって、出力端の出力電流が零のときにおける出力駆動用トランジスタのアイドリング電流が僅かを状態で回路動作が安定になるように制御することが可能になり、また、差動入力信号に対して出力駆動用トランジスタをAB級で動作させることが可能になる。

(寒旅例)

以下、図面を参照して本発明の一実施例を詳細に説明する。第1図(a)に示すCMOS電力増幅回路は集積回路化されており、Q101はVnn電源端と出力端OUTとの間に接続されたPチャネルMOSFET(電界効果トランジスタ)、Q102は上記出力端OUTとVss電源端(接地端)との間に接続されたNチャネルMOSFETである。C1・C2は上記PチャネルトランジスタQ101、NチャネルトランジスタQ102をれぞれのゲート・ドレイン間に接続された位相補正用容量である。DIIIII、DIII2は差動入力端I・2の差動入力電圧をそれ

8

れ、そのドレインと接地端との間にはゲートにバイアス電圧 Van が与えられた定電流源用のNチャネルトランジスタ Qzoz が接続されている。そして、このソース接地された P チャネルトランジスタ Qzoi のドレインは、前配出力 駆動用のNチャネルトランジスタ Qioz を駆動するための前配第2の登動増幅回路 Dift2 における電流路に接続されている。

次に、上配第1図(a)の回路の動作を説明する。 出力駆動用トランジスタQ101、ソース接地トランジスタQ201 はゲート,ソースが共通接続されているので、それぞれのドレイン電流I101 . I201 の比はそれぞれのチャネル寸法比W/L の比に比例する。

 $I_{101}:I_{201}=W/L(Q_{101}):W/L(Q_{201})$

出力端 O U T の出力電流 I 。 = 0 のとき(負荷に電圧を供給していないとき)、出力駆動用トランジスタ Q 101 のドレイン電流 I 102 は前記出力駆動用トランジスタ Q 101 のドレイン電流 I 101 に等しくな

I 101 = I 102 (2)

いま、出力電流I。が零でない比較的小さな値の場合(トランジスタ Qioi ・ Qioz それぞれのゲート・ソース間電圧 Vos の絶対値 「Vos 」がトランジスタの間値圧 Vth 以上、電源電圧以下の場合)、トランジスタ Qioi の Vos が Von ・ Vas 電位の中間値(音 Von)を持っている、即ち、第1の差動増幅回路 Diffi の出力ノード a が上配中間値を持っている。したがって、トランジスタ Qioi のゲートに電流は流れず、第1の差動増幅回路 Diffi にかける上配出力ノード a に接続されているトランジスタ Qioi のでにないる。 Qi の電流 I 。 I i は等しく、 さらでカレントミラー回路のトランジスタ Qioi が増幅用トランジスタ Qi の電流 I 2 は上記 I 1 に等しい。

$$I_{1} = I_{1} \cdots \cdots (3)$$

$$I_1 = I_2 \cdots \cdots (4)$$

11

$$I_7 = I_8 \cdots \cdots (7)$$

$$I_{\tau} = I_{a} \cdots \cdots (8)$$

上式(6),(9)より

j.

でなければならず、ソース接地トランジスタ Q₂₀₁ のドレインから第 2 の差動増幅回路 Dift2 の 電流路に流れる電流 I x は零でなければならない。

したがって、ソース接地トランジスタ Qzoz の電流 I zoz とその定電流源用トランジスタ Qzoz の電流 I zoz とが終しい状態で安定する。

とのときの出力駆動用トランジスタのアイドリン グ電流 (I 101 または I 102) は、前式(1)より

$$\therefore I_1 = I_2 \cdots \cdots (5)$$

このととから、このときには第1の差動増幅回路 DittI における差動増幅対トランジスタQi, Qi の各ゲート電位 I N+. I N- は同一個位でなくてはならない。よって、第2の差動増幅回路 Ditt2 において、差動増幅対トランジスタQi, Qo の各ゲート電位も等しいはずであり、上配トランジスタQi, Qo の各電流 Io, Io は等しい。

$$I_s = I_s \cdots \cdots (6)$$

ところで、トランジスタ Qioz の Vos が前記中間値を持っている、即ち、第 2 の差動増幅回路 Dift2 の出力ノード b が中間値を持っているから、トランジスタ Qioz のゲートに電流は流れず、上記出力ノード b に接続されているトランジスタ Qio, Qyの電流 Ii, は手しく、さらにカレントミラー回路のトランジスタ Qio の電流 Ii, は上記 Iy に等しい。

12

$$I_{101} = \frac{W/L(Q_{101})}{W/L(Q_{201})} \times I_{201} \cdots \cdots (1)$$

となり、上式(1) に前式(2)を代入して

$$I_{101} = \frac{W/L(Q_{101})}{W/L(Q_{201})} \times I_{202}$$
 (3)

となる。

ととで、たとえば

W/L(Q₁₀₁)=16000/4、W/L(Q₂₀₁)=1000/4、
I₂₀₂=375μAとすると、アイドリング電流は
6 mA となる。なお、上記電流 I₂₀₂ は、トランジ
スタQ₂₀₂ のW/Lおよびそのゲートパイアス電圧
V=N で決められる。

上述したように、第1図(a)の回路は、Io=0のときに前式(3)で示した僅かのアイドリング電流が流れた状態で安定し、このとき巻動入力電圧IN+、IN- は等しくなければならない。

次に、上記第1図(a)の回路における増収動作に おいて出力振幅がほぼ電源電圧いっぱいまで十分 にとれるととについて説明する。

(1) 巻動入力電圧 I N+・I N- が I N+ > I N- のとき。とき。 このとき、第 1 の差動増幅回路 Diff I においては、

となるので

となり、出力ノード a の電位 V a が V a s 電位に 近づく。よって、トランジスタ Qzoz . Qzoz がオ ンし、その電流 I zoz . I yoz が大きくなり、

となり、トランジスタ Qio, のドレインから第 1 の差動増幅 回路 Diffi に流れる電流 Ix は

$$I \times > 0$$
 t

となる。さらに、第2の差動増幅回路 Diff2 に おいては

となるので・

となり、出力ノード a の電位 V a が V n n 電位に 近づく。よって、トランジスタ Qzoz . Q toz がカ ットオフし、その電流 I zoz . I toz が減少し、

となり、

となる。さらに、第2の差動増幅回路 Dift2 に おいては

となり、

$$I_7 = I_0 = I_0 + I_X \cdots \cdots (27)$$

となり、

$$I_{\tau} = I_{z} = I_{0} + I_{x} \cdots \cdots 09$$

であり、上式切、個、個から

となり、出力ノード b の電位 V b も Vas 電位に 近づく。とれによって、トランジスタ Qioz はカットオフし、その電流 Iioz が減少する。

$$I_0 = I_{101} - I_{102} \cdots \cdots 01$$

であるから、 I 。 が正に増大し、出力端 0 U T の 負荷を正側に駆動するようになる。 この場合、 負荷が軽ければ、 任 (V D D) 恒位まで駆動することができる。

(c) 差動入力電圧 I N+ , I N- が I N+ < I N- のとき。 このとき、第1の差動増幅回路 Diff1 においては

16

であり、上式四、四、四から

となり、出力ノード b の電位 V b も V p p 電位に 近づく。 これによって、トラン ジスタ Q jog がオ ンし、その電流 I jog が増加する。

であるから、I。は負に増大し、出力端OUT の負荷を負側に駆動するようになる。との場合、 負荷が軽ければ、ほぼ Vas 電位まで駆動すると とができる。

上述したように、差動入力電圧 IN+, IN-の電位差にしたがって出力端 O U T の負荷が駆動され、第1図(a)の回路は電力増幅回路として動作する。

次に、他の実施例を説明する。第1図(b)の回路は、第1図(a)の回路に比べて、トランジスタ Qzoz に代えて Van 電源端と出力ノード b との間 にゲートにペイアス電圧 Van が与えられる定電 流源用の P チャネルトランジスタ Qzzz を接続した点が異なり、その他の部分は同一であるので第1 図(a) 中と同一符号を付している。 との第1 図(b) の回路において、トランジスタ Qzzz のでートに流れる変位電流 I oc は、トランジスタ Qzzz の電流を I zzz で表わすと

$$I \circ c = I_5 + I_{212} - I_7$$

$$= I_5 + I_{212} - I_8$$

$$= I_6 + I_{212} - (I_6 + I_{201})$$

$$= I_5 - I_6 - I_{201} + I_{212} \qquad \cdots \qquad \emptyset$$

となる。 これに対して、前配第 1 図(a)の回路に おいて、トランジスタ Q102 のゲートに流れる変 位電流 I0b は、

$$Ioh = I_{5} - I_{7}$$

$$= I_{5} - I_{8}$$

$$= I_{8} - (I_{9} + I_{201} - I_{202})$$

$$= I_{8} - I_{9} - I_{201} + I_{202} \cdots \cdots 30$$

となる。上式OO, ODを比較すると、 I 202 . I 212

19

している。 この場合の利得 G は上式 M と同じである。 第 2 図 (c) の回路は、 土 2.5 V の 2 電源を用いた正転増幅器を示しており、その利得 G は

$$G = \frac{R_1 + R_2}{R_1} \cdots \cdots \otimes 3$$

である。 なお、第2図(a)・(b)・(c)の回路以外にも、一般の演算増幅器を構成するのと同様に増幅回路Aを用いて種々の増幅器を構成することが可能である。

が異なるだけである。よって、 I z12 = I 202 となるようにトランジスタ Q 212 とそのゲートパイアス電圧 VBP を設定すれば、第1図(b)の回路は第1図(a)の回路と同一の動作を行なう。

第2図(a)、(b)、(c)の回路は、第1図(a)、(b)に示したような電力増配回路Aの出力端OUTにたとえば8名のスピーカSPを接続した応用回路を示しており、INは入力信号であり、R, R, は帰選抵抗であって上記増幅回路Aの利得を決めている。この場合、第2図(a)の回路は、反転増幅器を構成し、電源として±2.5 Vの2電源を用いた例を示しており、その利得はは

$$G = -\frac{R_2}{R_1} \cdots \cdots G2$$

てある。第2図(b)の回路は、+5 V の1電源を用いた反転増幅器を示しており、抵抗 R * , R * は一般に同一抵抗値であり、 12 V p p (=2.5 V)を増幅回路 A の非反転入力端+に与えている。 C * , C * は結合容量であり、直流分をカット

20

スタ Q202 の負荷としてトランジスタ Q205 . Q310 からなるカレントミラー回路を接続し、とのカ レントミラー回路の出力トランジスタ Qaio の出 力端をトランジスタ Qioi のゲートに接続じてい る。また、上記第1の差動増幅回路にトランジ スタQ2 の負荷としてトランジスタ Qaoa , Qao4 からなるカレントミラー回路を接続し、このカ レントミラー回路の出力トランジスタ Qao4 の出 力端を前記トランジスタ Qzoz . Qzoz のゲートに 接続している。さらに、第2の差動増幅回路に おけるトランジスタQ。の負荷としてトランジ スタ Qaos 。 Qaoe からなるカレントミラー回路を 接続し、とのカレントミラー回路の出力トラン ジスタ Qaoa の負荷としてトランジスタ Qaia, Qaia からなるカレントミラー回路を接続し、このカ レントミラー回路の出力トランジスタ Qaiz の出 力端をトランジスタ Qioz のケートに接続してい る。また、上配第2の差動増幅回路におけるト ランジスタQ。 の負荷としてトランジスタQ107, Qsosからなるカレントミラー回路を接続し、と

のカレントミラー回路の出力トランジスタ Qsoa の出力端をトランジスタ Qsoz のゲートに接続している。

上記第3図(a)の回路において、トランジスタ $Q_{305} \sim Q_{312}$ の各退流を $I_{301} \sim I_{312}$ で表わすと、 $I_1 = I_{301} = I_{302} = I_{500} = I_{510}$ 、 $I_2 = I_{503} = I_{504}$ 、 $I_6 = I_{308} = I_{506}$ 、 $I_6 = I_{307} = I_{308}$ 、 $I_{311} = I_{512}$ であり、トランジスタ Q_{101} のゲートの変位電流 I_{00} は

$$I \circ d = I_{304} - I_{310}$$

= $I_2 - I_{302}$
= $I_2 - I_3$ 34

である。また、トランジスタ Qiaz のゲートの変 位電流 Ioe は

$$I \circ e = I_{212} - I_{208}$$

$$= I_{211} - I_{6}$$

$$= (I_{200} + I_{202} - I_{201}) - I_{6}$$

$$= I_{5} - I_{6} - I_{203} + I_{202}$$
...... (3)

23

で、ほぼ(Vpp - Va a)の全範囲で線形に働らかせることができる。よって、上記トランジスタQ101・Q102 のゲートは十分大きな振幅で駆動され、出力端 O U T の負荷を強力に駆動できる。第3 図(b) の回路は、第3 図(a) の回路に比べて、ソース接地トランジスタ Q201 のドレインをトランジスタ Q a のドレインに接続するように変更した点が異なり、I207 = I 6 + I201 - I202 になる。この第3 図(b) の回路において、トランジスタQ101 のゲートの変位電流 I o d は第3 図(a) の回路と同様に

$$I \circ d = I_2 - I_1 \cdots \cdots 30$$

である。また、トランジスタ Qioz のゲートの変 位電流 Ioe は

$$I \circ e = I_{332} - I_{308}$$

$$= I_{208} - I_{207}$$

$$= I_{5} - (I_{6} + I_{201} - I_{202})$$

$$= I_{6} - I_{6} - I_{201} + I_{202}$$

$$\cdots \cdots (37)$$

である。 これに対して、 的記第 1 図(a) の回路に おいて、トランシスタ Q₁₀, のゲートの変位電流 Ioa は

であり、トランジスタ Q₁₀₂ のゲートの変位電流 Iob は第 1 図(b)の回路と同様に

である。上記第3図(a)の回路を第1図(a)の回路と比較すると、式似。例が等しく、式似。例が等しく、式似。例が等しく、式似。例が等しく、式似。例が等しく、同一の動作を行なうことが分る。但し、第1図(a)の回路においては、差動増幅回路 DiffI。Diff2の出力電位 Va. Vb は線形な範囲が狭く、トランジスタQioi。Qiozのゲートを十分大きい振幅で駆動することができない。とれて対して、第3図(a)の回路におけるトランジスタQioi。Qiozのゲート(a点。b点)はそれカレントミラー回路で駆動されているの

2/

である。上式のは第3図(a)における式図と等しく、第3図(b)の回路は第3図(a)と同一の動作を行なうことが分る。

第3図(e)の回路は、第3図(a)の回路に比べて、トランジスタQ202に代えてVDD 電源端とトランジスタQ212のドレインとの間にケートにバイアス電圧VBP が与えられる定電流源用のPチャネルトランジスタQ212(その電流をI212で扱わす)を接続した点が異なる。との第3図(c)の回路において、トランジスタQ101のケートの変位電流Iod は第3図(a)の回路と同様に

$$I \circ d = I_2 - I_1 \qquad \cdots \cdots \otimes$$

である。また、トランジスク Q₁₀₂ のゲートの変 位電流 I ce は

$$I^{0e} = I_{312} + I_{212} - I_{308}$$

$$= I_{311} + I_{212} - I_{6}$$

$$= (I_{308} - I_{201}) + I_{212} - I_{6}$$

$$= I_{8} - I_{6} - I_{201} + I_{212} \cdots \cdots (39)$$

である。ととで、上式(30)の I z j z を前式(30)の I z j z と同じに設定すれば、両式(34)、(3)は等しくなり、第3図(a)の回路は第3図(a)の回路と同一の動作を行なう。

第3図(d)の回路は、第3図(c)の回路に比べて、トランジスタQ₂₀,のドレインをトランジスタQ₀のドレインをトランジスタQ₀のドレインに接続するように変更し、トランジスタQ₁のドレインとの間に接続した点が異なる。この第3図(d)の回路において、トランジスタQ₁₀,のゲートの変位電流Iod は第3図(c)の回路と同様に

$$I \circ d = I_2 - I_3 \qquad \cdots \cdots \circ Q$$

である。また、トランジスタQ₁₀₂のゲートの変 位電流 Ioe は

$$Ioe = I_{512} - I_{508}$$

$$= I_{506} - I_{507}$$

$$= (I_5 + I_{232}) - (I_5 + I_{201})$$

$$= I_5 - I_6 - I_{203} + I_{232} \cdots \cdots (3)$$

27

 $I_1 = I_{313}$, $I_2 = I_{314}$ である。そして、トラン ジスタ Q_{101} のゲートの変位電流 Iof は

である。また、トランジスタ Q₁₀₂ のゲートの変 位電流 Iog は

$$I \circ g = I_{314} - I_{318}$$

$$= I_{214} - I_{318}$$

$$= I_{2} - (I_{313} + I_{201} - I_{202})$$

$$= I_{2} - (I_{1} + I_{201} - I_{202})$$

$$= I_{2} - I_{1} + I_{202} - I_{201} \cdots \cdots (41)$$

である。上記第4図(a)の回路と第3図(a)の回路とを比較すると、式(4), 34が等しいのでトランシスタQ₁₀₁は同一の動作を行なう。また、式(4), 56を比較すると、

$$I_2 = I_5$$
 , $I_0 = I_1$ (42)

てある。上式似は前式倒に等しく、第3図(d)の 回路は第3図(c)の回路と同一の動作を行なう。

上述したように、第1図(a),(b) および第3図(a),(b) g(e),(d) は全て同一の動作を行なう。

上記第4図(a)の回路において、トランジスタ Qata ~ Qate の各電流を I ata ~ I ate で表わすと、

28

であれば、両式(4), (3)は等しくなる。 との場合、 第 3 図(a)の 回路において、差動入力電位 I N+。 I N- が等しく、定電流源トランジスタ Qo, Qo の電流 Io. I Io が等しければ

$$I_1 = I_2 = I_3 = I_4 \qquad \cdots \cdots (4)$$

第4図(b)の回路は、第4図(a)の回路に比べて、トランジスタQzozに代えてVon電源端とトランジスタQzozに代えてVon電源端とトランジスタQzozのドレインとの間にゲートにバイアス電圧Vonが与えられたアチャネルトランジスタQzoz(その電流をIzozで扱わす)を接続するように変更している。との第4図(b)の回路において、トランジスタQzozのゲートの変位電流

Io! は第4図(a)の回路と同様に

$$Iof = I_{\bullet} - I_{\bullet} \qquad \cdots \cdots (40)$$

である。また、トランジスタ Qioz のゲートの変 位電流 Iog は

$$Iog = I_{316} + I_{212} - I_{316}$$

$$= I_2 + I_{212} - I_{318}$$

$$= I_2 + I_{212} - (I_{313} + I_{201})$$

$$= I_2 + I_{212} - (I_1 + I_{201})$$

$$= I_2 - I_1 + I_{212} - I_{201}$$

である。よって、 I zzz = I zoz となるように設定 すれば、上式(4) と第 4 図(a) の回路における前式 (1) とは等しく、第 4 図(b) の回路は第 4 図(a) の回 路と同一の動作を行なう。

第4図(c)の回路は、第4図(a)の回路に比べて、 ソース接地トランジスタ Qzoz および定電流源ト ランジスタ Qzoz に代えて、Nチャネルの出力駆 動用トランジスタ Qjoz のケート,ソースに各対 応してゲート。ソースを共通接続したNチャネ

31

である。上式似,似のIII・IIIの項は、入力信号が出力駆動用トランジスタ Qiai ・ Qiai のグートを駆動することを意味してかり、第4回(a)の回路における式(d)・(d)も同様な意味を有すジスタ Qiai に適切な アイドリング 電位を制御がように制御している。同様に、式(d)において、Izai・Izai に対している。同様に、式(d)において、Izai・Izai はトランジスタ Qiai に変えて イドリング電流が流れたとき、トランジスタ Qiai にも 安定に かかかれたとき トランジスタ Qiai にも 安定に アイドリング 電流が流れたとき トランジスタ Qiai にも 安定に アイドリング 電流が流れたとき トランジスタ Qiai にも 安定に アイドリング 電流が流れたと きん とうに かかれる と の回路と同様な電力増幅回路として 働の回路と同様な電力増幅回路として 働の回路と同様な電力増幅回路と

第4図(d)の回路は、第4図(c)の回路に比べて、 定電流源用トランジスタ Qzo4 に代えてトランジ スタ Qzo4 のドレインと Vs 8 電源端との間にペー スにパイアス電圧 Vs N が与えられた定電流源用 のNチャネルトランジスタ Qzo4 (その電流を ルトランジスタ Qzoz (ソース接地トランジスタ)を設け、そのドレインと Vpp 電源端との間にゲートにパイアス電圧 Vpr が与えられた定電流源用のP チャネルトランジスタ Qzoz のドレインをトランジスタ Qzoz のドレインをトランジスタ Qzoz のドレインに接続するように変更している。上配トランジスタ Qzoz 。 Qzoz の各電流を Izoz 。 Izoz で表わせば、トランジスタ Qzoz のゲートの変位電流 Iot は

$$I \circ f = I_{204} - I_{210}$$

$$= I_2 - I_{300}$$

$$= I_2 - (I_{302} + I_{204} - I_{203})$$

$$= I_2 - I_3 - I_{204} + I_{203} \cdots \cdots (45)$$

である。また、トランジスタ Qiot のゲートの変 位電流 Iog は

$$I \circ g = I_{314} - I_{310}$$

$$= I_2 - I_{313}$$

$$= I_2 - I_1 \cdots \cdots (45)$$

32

Izi4 で表わす)を接続するように変更している。 との第 4 図(d)の回路において、トランジスタ Qjoj のゲートの変位電流 IoI は

$$Iof = I_{804} - I_{214} - I_{810}$$

$$= I_2 - I_{214} - I_{800}$$

$$= I_2 - I_{214} - (I_{802} - I_{208})$$

$$= I_2 - I_{214} - (I_1 - I_{208})$$

$$= I_2 - I_3 - I_{214} + I_{208} \cdots \cdots (47)$$

である。また、トランジスタ Qiot のゲートの変 位電流 Iog は第 4 図(c)の回路と同様に

$$I \circ g = I_2 - I_3 \qquad \dots \dots (g$$

である。よって、前式(のの I zzz と前式(のの I zzz と とを同一値に設定すれば、式(の・(のは等しくなり、第4図(d)の回路は第4図(c)の回路と同一の動作を行なう。

上述したように、第4図(a), (b), (c), (d)の回路は同様の動作を行ない、第3図(a), (b), (c), (d) および第1図(a), (b)の回路とも同様の動作を

行なう。

第 5 図(a)の回路は、第 4 図(a)の回路に比べて、 第 3 図(a)の回路におけると同様のトランジスタ Q s . Q e . Q o . Q sos ~ Q sos からなる第 2 の差 動増幅回路を付加し、上配トランジスタ Q sos の 出力端をトランジスタ Q 2 のドレインに接続し、 トランジスタ Q 3os のドレインをトランジスタ Q 1 のドレインに接続している。

上記第 5 図(a)の回路において、トランジスタ Q101 のゲートの変位電流 I oh は

$$Ioh = I_{304} - I_{310}$$

$$= I_{303} - I_{302}$$

$$= (I_2 + I_{300}) - I_{301}$$

$$= (I_2 + I_5) - (I_1 + I_{308})$$

$$= (I_2 + I_5) - (I_1 + I_6) \cdots (48)$$

である。また、トランジスタ Qioz のゲートの変 位電流 Ioi は

35

定電流源用トランジスタ Q202 に代えて VDD 電源 端とトランジスタ Q314 のドレインとの間にゲートにバイアス電圧 VBF が与えられた定電流源用の P チャネルトランジスタ Q212 (その電流を I212 で表わす)を接続するように変更している。 この第 5 図 (b) の回路において、トランジスタ Q101 のゲートの変位電流 Ioh は第 5 図 (a) の回路と同様に

$$I \circ h = (I_2 + I_5) - (I_1 + I_6) \dots \dots (48)$$

である。また、トランジスタ Qioz のゲートの変 位電流 Ioi は

$$Ioi = I_{314} + I_{212} - I_{318}$$

$$= I_{203} + I_{212} - I_{215}$$

$$= (I_2 + I_{300}) + I_{212} - (I_{201} + I_{318})$$

$$= (I_2 + I_5) + I_{212} - I_{201} - I_{301}$$

$$= (I_2 + I_5) - (I_1 + I_{308}) + I_{212} - I_{201}$$

$$= (I_2 + I_5) - (I_1 + I_{308}) + I_{212} - I_{201}$$

 $I 0 i = I_{314} - I_{310}$ $= I_{303} - I_{315}$ $= (I_2 + I_{308}) - (I_{313} + I_{201} - I_{202})$ $= (I_2 + I_3) - (I_{301} + I_{201} - I_{202})$ $= (I_2 + I_3) - (I_1 + I_{308} + I_{201} - I_{202})$ $= (I_2 + I_3) - (I_1 + I_{60}) + I_{202} - I_{203}$

である。差動入力電圧IN+,IN- が与えられると、この電位差に応じてI,が増大(または減少)したときI。も増大(または減少)し、I2が減少(または増大)したときI。も減少(または増大)する。よって、上式(個・個の(I1+I0)と(I2+I0)は入力電圧によって制御される電流である。即ち、第4図(a)の回路における式(個・個のI1・I2を第5図(a)の回路では(I1+I0)、(I2+I0)と置き換えたものと考えるととができ、式(個・個は等しく、式(個・個は等しいので、第5図(a)の回路は第4図(a)の回路と同様の動作を行なう。

第5図(b)の回路は、第5図(a)の回路に比べて、

-36

である。上式500の I z₁₂ と第 5 図(a) の回路における式(4)の I z₂₂ とが同一になるように設定すれば、両式50 、(4) は等しくなり、第 5 図(b) の回路は第 5 図(a) の回路と同一の動作を行なう。

第 5 図(c) の回路は、第 5 図(a) の回路に比べて ソース接地トランジスタ Q zo1 および定電流源ト ランジスタ Q zo2 に代えて、Nチャネルの出力 駆 動用トランジスタ Q zo2 のゲート,ソースに各対 応してゲート,ソースを共通接続したアチネルトランジスタ Q zo3 (ソース接地トランジスタ Q zo3 (ソース接地トランジスタ の間にが ートにパイアス 電圧 V 3 P が与えられた定電流 用の P チャネルトランジスタ Q zo3 のドレインに接続するように変 更している。上記トランジスタ Q zo3 の Q zo4 の各 電流を I zo3 。 I zo4 で 表わせば、トランジスタ Q zo4 のゲートの変位電流 I oh は

-34-

$$I \circ h = I_{504} - I_{510}$$

$$= I_{203} - I_{300}$$

$$= (I_2 + I_{506}) - (I_{302} + I_{204} - I_{203})$$

$$= (I_2 + I_5) - I_{303} - I_{204} + I_{203}$$

$$= (I_2 + I_6) - (I_1 + I_{508}) - I_{204} + I_{203}$$

$$= (I_2 + I_5) - (I_1 + I_6) - I_{204} + I_{203}$$

$$\cdots \cdots (51)$$

である。また、トランジスタ Qioz のゲートの変 位電流 Ioi は

$$Ioi = I_{216} - I_{316}$$

$$= I_{303} - I_{313}$$

$$= (I_2 + I_{306}) - I_{303}$$

$$= (I_2 + I_5) - (I_3 + I_{308})$$

$$= (I_4 + I_5) - (I_1 + I_6) \cdots \cdots (52)$$

である。上式 (51) . (52) の (I * + I *) . (I * +

39

$$Ioi = I_{316} - I_{316}$$

$$= I_{303} - I_{313}$$

$$= (I_1 + I_{306}) - I_{303}$$

$$= (I_2 + I_3) - (I_1 + I_{308})$$

$$= (I_2 + I_3) - (I_3 + I_6) \cdots \cdots (54)$$

である。上式 (53) の I 114 と第 5 図(c) の回路に かける式 (51) の I 104 とを等しく設定すると、式 (53) 、(51) は等しく、式 (54) 、(52) は等しいので、第 5 図(d) の回路は第 5 図(c) の回路と同一の動作を行なう。

上述したように、第 5 図(a), (b), (c), (d)は同様の動作を行ない、第 4 図(a), (b), (c), (d)、第 3 図(a), (b), (c), (d)をよび第 1 図(a), (b)の回路とも同様な動作を行なう。

第 6 図(a) の回路は、第 3 図(a) の回路に比べて、カスケード用の P チャネルトランジスタ Q401・Q402、 N チャネルトランジスタ Q404・Q408 およびパワーダウン制御用の P チャネルトランジスタ Q501、 N チャネルトランジスタ Q502 を付

(c)の回路は第4図(c)の回路と同様な動作を行な

第 5 図(d) の回路は、第 5 図(c) の回路に比べて、 定電流源用トランジスタ Q 204 に代えてトランジ スタ Q 204 のドレインと V 8 8 電源端との間にペー スにパイアス電圧 V 8 x が与えられた定電流源用 の N チャネルトランジスタ Q 214 (その電流を I 216 で表わす) を接続するように変更している。 この第 5 図(d) の回路において、トランジスタ Q 101 のゲートの変位電流 I o h は

$$Ioh = I_{304} - I_{214} - I_{310}$$

$$= I_{303} - I_{214} - I_{300}$$

$$= (I_2 + I_{300}) - (I_{302} - I_{203}) - I_{214}$$

$$= (I_2 + I_3) - I_{301} + I_{203} - I_{214}$$

$$= (I_2 + I_3) - (I_3 + I_{304}) - I_{214} + I_{203}$$

$$\neq (I_2 + I_3) - (I_1 + I_4) - I_{214} + I_{203}$$

$$\cdots \cdots (53)$$

である。また、トランジスク Qioz のゲートの変 位電流 Ioi は

40

加して図示の如く接続すると共に図示の如くパイアス電圧 Varc 、Varc およびパワーダウン制御信号 PDN、PDN 入力をゲートに与えている点が異なる。上記 PDN入力がハイ"H"レベルのとき、全ての電流路がオフになり、回路の消費電流は殆んど等になり、PDN入力がロウ "L"レベルのとき、各トランシスタに正常なパイアス電流が流れて魅力増幅回路として働らく。

第6図(b)の回路は、上記館6図(a)の回路に各パイアス電圧 Var. Varc, Varc, Var を与えるためのものである。 Ra はパイアス決定用の抵抗であり、PDN入力が"L"、PDN入力が"H"のときにトランジスタ Qaoa, に電流を流してVar. Varc を発生する。トランジスタ Qaoa, にないないというとう一回路を構成しており、電流 I aoa を発生する。トランジスタ Qaoa はトランジスタ Qaoa のカスケード用である。上記電流

VBN が発生する。 P D N 入力が" H "、 P D N 入力が" L"のとき、トランジスタ Q 507 · Q 508 がオン、トランジスタ Q 508 · Q 508 がオンになり、 VBN C · VBN はそれぞれ VBB 電位になり、 第 6 図 (a) の 回路におけるトランジスタ Q • · Q 10 · Q 401 ~ Q 408 · Q 202 を全てカットオフさせる。なお、第 6 図 (b) 中、 6 1 · 6 2 はインバータである。

第7図に示す特性は、第6図(a) ・(b)の回路を
CAD シミュレーターを用いて
でシミュレーションした結果であり、出力端圧
でいまっしーションした結果であり、出力電圧
Vout も 0v であり、このとき出力駆動用トランジスタ Qioi ・ Qioi の各電流 Iv・Ix はアイドリング電流が流れており、 Iv=Ix である。と
のアイドリング電流は約6 mA であり、自由に
設定できる。出力電流 Iout が正に増大し、出
力電圧 Vout も 正に増大すると、トランジスタ Qioi の電流 Ix が 0 になり、 Iout = Iv である。出力

43

ंत्रे

施例中、カレントミラー回路を多用しているが、 カレントミラー回路における入力側トランジス タと出力側トランジスタとの W/L は異なって もよい。とのときの上記入力側トランジスタと 出力側トランジスタとの電流比は上記W/L の 比に等しくなる。また、前配各実施例中におけ る定電流源用トランジスタ Q202 または Q212。 Qana . Qaia を省略し、差動増幅回路、カレント ミラー回路における対になっているトランジス タのW/L を異ならせてもよい。即ち、上記各 実施例では、ソース接地トランジスタ Qzo; また は Qzos がある電流(トランジスタ Qzoz または Q212 または Q204 または Q214 の定電流に等しい電 流)を流したとき、回路全体が安定し、アイド リング電流が流れるものとして説明した。しか し、差動増幅回路、カレントミラー回路におけ るトランジスタ対のW/L を異ならせてそのパ ランスを構してむき、ソース接地トランジスター Qzoz またはQzoz にある電流が流れたときに回路 全体の動作のパランスがとれ、アイドリング電

電流 Iout が食に増大し、出力電圧 Vout が負に増大すると、トランスタ Qioi の電流 Ix に増大すると、トランスタ Qioi の電流 Ix に増大する。と同流 Ix が増大する。とのであり、トララとであり、トララとにが増大する。とのでは、アイドリング電流 が増大する。とのであり、10の回路は AB の回回路は AB の回回路は AB の回回路は AB の回回路は AB の回回路は AB の回路によれば、約6 mA に設けるのとなるであるととも可能である。 消費電流が非常に少なくなった。

なお、本発明は上記各実施例に限らず、本発明の技術的思想の範囲内で種々の変形実施が可能である。たとえば第6回(a)・(b)の回路でも示したが、前記各実施例の回路にカスケード用トランジスタを付加しても基本的動作が変わるけではない。また、前記各実施例のトランジスタのアチャネルとドチャネルとを置き換え、Vas 電源の接続関係を逆にしても動作することは言うまでもない。また、前記各実

44

流が正しく流れるように設計するととも可能で ある。

〔発明の効果〕


4. 図面の簡単な説明

第1図(a) は本発明の電力増幅回路の一実施例を示す回路図、第1図(b) は同じく他の実施例を示す回路図、第2図(a)、(b)、(c) はそれぞれ本発明の


応用例を示す回路図、第3図(a)乃至(d)、第4図(a)乃至(d)、第5図(a)乃至(d)、第6図(a)はそれぞれ本発明の他の実施例を示す回路図、第6図(b)は同図(a)の回路にバイアス電圧を与える回路を示す回路図、第7図は第6図(a)・(b)の回路についてのコンピュータシミュレーションの結果を示す特性図、第8図かよび第9図はそれぞれ従来の電力増幅回路を示す回路図である。

Q₁₀₁ … P チャネルトランジスタ、 Q₁₀₂ … N チャ ネルトランジスタ、 O U T … 出力端、 Diff I 。 Diff I 2 … 差動増幅回路、 Q₂₀₁ 。 Q₂₀₂ … ソース接地 トランジスタ、 Q₃₀₁ 。 Q₅₀₂ … パワーダウン制御用 トランジスタ。


出願人代理人 弁理士 鈴 江 武 彦





第1 図(a)




第1図(b)









第3図(b)




第 3 図(c)




第3図(d)




第4図(a)




第4図(b)




第4図(c)




第 4 図(d)




第 5 図(a)



第 5 図(b)




—43—




第5 図(d)

į.



第 6 図(a)



84 - 85 - 86 - 11 OUT - 12 O

THIS PAGE BLANK (USPTO)

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:	
	□ BLACK BORDERS
	☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	☐ FADED TEXT OR DRAWING
	☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
	☐ SKEWED/SLANTED IMAGES
	☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
	☐ GRAY SCALE DOCUMENTS
	☐ LINES OR MARKS ON ORIGINAL DOCUMENT
	☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)